求教小数分频

现在可以提供两个时钟信号：8.192MHz、32.768MHz，要求从8.912MHz的时钟提取一Nx64K（N=1-31）的同步时钟。想请教各位
大侠如何通过FPGA来实现？

引用回复鲜花 ( 0) 臭鸡蛋 ( 0)

第 1 楼 求教小数分频 发布时间： 2003-8-13 上午8:13

作者： finelei2002

等级： 初入江湖

积分： 120 分

发帖数： 14 次

网站总积分： 120 分

清华大学出的《FPGA数字信号处理》这本书有讲的

引用回复

第 2 楼 使用FPGA内部的PLL 发布时间： 2003-8-13 上午8:42

作者：顾金舵

等级： 初入江湖

积分： 104 分

发帖数： 2 次

网站总积分： 104 分

m=8.192M/128
n=1/N

引用回复

第 3 楼 Easy ! 发布时间： 2003-8-13 上午9:01

作者： Firslit

等级： 遁门入道

积分： 304 分

发帖数： 102 次

网站总积分： 304 分

[1]: 8.192M/125=65536(64k);
[2]: 64k->PhaseDetector.A->VCO;
[3]: VCO/n->PhaseDetector.B;
[4]: VCO->ClockOut!

Mainboard clock synthesizer may do !
Tel: 0755-26827597

引用回复

第 4 楼 好象没有这本书 发布时间： 2003-8-13 下午4:28

作者： tanwen

等级： 初入江湖

积分： 112 分

发帖数： 3 次

网站总积分： 112 分

我在网上查过了清华大学出版社没有这本书。

引用回复

第 5 楼建议发布时间： 2003-8-15 下午5:30

作者： radar

等级： 初入江湖

积分： 104 分

发帖数： 2 次

网站总积分： 104 分

既然是时钟信号，就不应该在FPGA里面进行转换，性能损伤太大。
通常应该使用PLL+VCO的方法，就像上面那位FLIGHT所说，不过一般的常用VCO都锁在8K上。
还有一个简便的方法就是使用集成的数字频率合成器-DDS，电路简单，无需调试，如AD的9832。

引用回复

第 6 楼 小数分频 发布时间： 2004-3-22 下午1:28

作者：陈小铁

等级： 初入江湖

积分： 124 分

发帖数： 6 次

网站总积分： 124 分