Global Sources
电子工程专辑网站
首页 | 登录 | 现在注册  

设计自动化专区
采用各种EDA软件可以缩短设计周期,减少设计成本;然而在这些工具的使用过程中也会存在着一定的困难和问题。欢迎您提出自己的看法和观点,与大家共同讨论。
 


发表新主题 发表新主题 
收藏该主题... 收藏   打印这个帖子... 打印   关注该主题... 关注   推荐这个帖子... 推荐
楼主      问题: cadence&synopsys后端设计平台比较。高手指点?
发布时间: 2005-5-10 下午4:25

作者: 芯片专家
等级: 黄金少侠
积分: 1935 分

发送消息

查看用户的所有发言

synopsys:

Astro --> Mars-Rail & Mars-Xtalk --> HERCULES-IITM --> NanoSim (STAR-SIMXT) --> STAR-HSPICETM --〉STAR-RCXTTM



布局布线

ASTROTM

  Astro是Synopsys为超深亚微米IC设计进行设计优化、布局、布线的设计环境。Astro可以满足5千万门、时钟频率GHz、在0.10及以下工艺线生产的SoC设计的工程和技术需求。Astro高性能的优化和布局布线能力主要归功于Synopsys在其中集成的两项最新技术:PhySiSys和Milkyway DUO结构.16.MARS-



RAILTM

  Mars-Rail用于功耗和电漂移的分析和优化,以完成低功耗高可靠性的设计。它将自动在Apollo-II的布局布线中起作用。Mars-Rail的优点:



MARS-XTALKTM

  Mars-Xtalk可以进行充分的串扰分析,并能够进行防止串扰发生的布局和布线,解决超深亚微米芯片设计中的信号完整性问题。



版图物理验证

HERCULES-IITM

  作为物理验证的领先者,Hercules-II能验证超过1亿只晶体管的微处理器、超过1000万门的ASIC和256MB的DRAM,推动技术前沿不断进步。Hercules通过提供最快的运行时间和高速有效的纠错(debugging)来缩短IC设计的周期。它综合且强大的图形界面能迅速帮助设计者发现并处理设计错误。Herculus具有进行层次设计的成熟算法,进行flat processing的优化引擎和自动确定如何进行每个区域数据处理的能力—这些技术缩短了运行时间,提高了验证的精确度。



电路仿真

NanoSim (STAR-SIMXT)

  NanoSim集成了业界最优秀的电路仿真技术,支持Verilog-A和对VCS仿真器的接口,能够进行高级电路仿真的工具,其中包括存储器仿真和混合信号的仿真。通过Hierarchical Array Reduction (HAR)技术,NanoSim 几乎可以仿真无限大的仿真存储器阵列。

  Star-SimXT 是一个准确、高容量、高绩效、易用的瞬态电路仿真软件。Star-SimXT 能够处理超过500万电路元件的设计,提供的电流电压波形图与SPICE结果的误差小于5%,而它的仿真速度比 Spice 快 10 到 1000倍。Star-SimXT 可以采用现有的 Spice 模型。



STAR-HSPICETM

  Star-Hspice 是高精确度的模拟电路仿真软件,是世界上最广泛应用的电路仿真软件,它无与伦比的高精确度和收敛性已经被证明适用于广泛的电路设计。Star-Hspice 能提供设计规格要求的最大可能的准确度。



互连线参数提取

STAR-RCXTTM

  Star-RCXT用来对全新片设计、关键网以及块级设计进行非常准确和有效的三维寄生参数提取,Star-RCXT还可以提供内建的电容电阻数据压缩,延时计算以及噪声分析。Star-RCXT 提供层次化处理模式以及分布式处理模式以达到最高处理量。Star-RCXT紧密结合于Synopsys、SinglePass 流程





cadence??

CADENCE的TOOLS不甚了解,主要工具集:

SoC Encounter (<=90nm),CeltIC(信号完整性分析),VoltageStorm(功耗分析), Assura (版图验证),Fire & Ice QX and SignalStorm (三维电阻提取),SE-PKS (复杂时序收敛)。





????哪位前辈能客观的评价一下,哪个设计流程是最好的??




鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 1 楼      Cadence 及Avant tool 的比较。
发布时间: 2005-5-11 上午9:50

作者: ChenRoger
等级: 初入江湖
积分: 126 分

发送消息

查看用户的所有发言

从Tool 本身的使用介面便利性而言,Avant! 的介面容易

入手,方便操作!对与0.13um-0.8um 的SOC设计,使用

Astro能够在很短时间内完成工作而不需要副杂的准备。



但当与到10Million Gates以上有Timing收敛困难,布线

无法完成时,SOC Encounter是目前业界的唯一选择!在

国外几乎所有的0.13um,90nm,65nm大型的设计已经都

使用Candence来完成,原因很简单,一次

Iteration,Cadence 只用一到二天就完成,而Astro则要

二到七天,有时还没办法收敛!



从流程来比较,Astro利用所谓的Timing Placement,实际

上是不能真正作到的,所以大部分的流程都用Synopsys的

Physical Compiler来完成Placement,CTS. 而SOC

Encounter利用First Encounter 的 RTL grouping +

Timing Constraint 的技术,根本有效的快速完成Timing

Placement + CTS 的需求。



从Power, EM,Antenna,3D extraction及SI 方面的支

持,Astro系列的Tool集成介面较好用,但是是属于“后

修”的技术,而SOC Encounter 的新 Routing 技术则是

在Alogrism 中直接解决问题。使用的时效上差不多。。



在TCAD方面,Avant! 的Hspice是业界的标准,没有的

比较,Star-simXT 的Transistor Simulator, 目前只有

Nassda可以相抗衡。



至于验证方面,Mentor 的Calibre是目前比较快,好用,

功能完整,成熟的Tool, Hercules及Assura后来追上。。



总结:

越复习的设计,用SOC Encounter,越能控制时效,对

Timing及设计要求不高的,用Astro能够简单快速的完成工

作。你说那一个比较好,那就要对应你的设计了!一般而

言,0.18um 1Million 以下,Astro是最佳选择。90nm
10Million以上时,SOC Encounter 总能及时完成工作。

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 2 楼      Cadence 及Avant tool 的比较。
发布时间: 2005-5-11 上午9:50

作者: ChenRoger
等级: 初入江湖
积分: 126 分

发送消息

查看用户的所有发言

从Tool 本身的使用介面便利性而言,Avant! 的介面容易

入手,方便操作!对与0.13um-0.8um 的SOC设计,使用

Astro能够在很短时间内完成工作而不需要副杂的准备。



但当与到10Million Gates以上有Timing收敛困难,布线

无法完成时,SOC Encounter是目前业界的唯一选择!在

国外几乎所有的0.13um,90nm,65nm大型的设计已经都

使用Candence来完成,原因很简单,一次

Iteration,Cadence 只用一到二天就完成,而Astro则要

二到七天,有时还没办法收敛!



从流程来比较,Astro利用所谓的Timing Placement,实际

上是不能真正作到的,所以大部分的流程都用Synopsys的

Physical Compiler来完成Placement,CTS. 而SOC

Encounter利用First Encounter 的 RTL grouping +

Timing Constraint 的技术,根本有效的快速完成Timing

Placement + CTS 的需求。



从Power, EM,Antenna,3D extraction及SI 方面的支

持,Astro系列的Tool集成介面较好用,但是是属于“后

修”的技术,而SOC Encounter 的新 Routing 技术则是

在Alogrism 中直接解决问题。使用的时效上差不多。。



在TCAD方面,Avant! 的Hspice是业界的标准,没有的

比较,Star-simXT 的Transistor Simulator, 目前只有

Nassda可以相抗衡。



至于验证方面,Mentor 的Calibre是目前比较快,好用,

功能完整,成熟的Tool, Hercules及Assura后来追上。。



总结:

越复习的设计,用SOC Encounter,越能控制时效,对

Timing及设计要求不高的,用Astro能够简单快速的完成工

作。你说那一个比较好,那就要对应你的设计了!一般而

言,0.18um 1Million 以下,Astro是最佳选择。90nm
10Million以上时,SOC Encounter 总能及时完成工作。

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 3 楼      各有特色!
发布时间: 2005-5-11 下午1:47

作者: 小李飞雪
等级: 初入江湖
积分: 113 分

发送消息

查看用户的所有发言

cadence学起来容易,用着方便,但效果一般,可能是它的算法的问题!就是不容易达到时序收敛!synopsys的Astro的界面让初学者望而止步!虽然难学不过可以解决问题!

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 4 楼      工具搭配
发布时间: 2005-5-11 下午1:49

作者: 芯片专家
等级: 黄金少侠
积分: 1935 分

发送消息

查看用户的所有发言

那如果要进行<=130nm&10Mgate得设计。对于后端得工具搭配,您会在机器里面安装什么工具(集),走个怎么样得design flows。


对于不同公司得工具相互交叉使用难道真的不会对最终得出得数据产生影响?

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 5 楼      这两个流程苏州中科都有!
发布时间: 2005-5-11 下午1:52

作者: 小李飞雪
等级: 初入江湖
积分: 113 分

发送消息

查看用户的所有发言

SoC Encounter 和Astro苏州中科都有!可以租借!www.szicc.com.cn

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 6 楼      最新流程!!
发布时间: 2005-5-11 下午2:07

作者: 小李飞雪
等级: 初入江湖
积分: 113 分

发送消息

查看用户的所有发言

synopsys:

DC->Physical Compiler->Astro->Star-RCXT->Astro-Xtalk-〉Astro-Rail-〉PT-〉PT SI-〉Hercules



Cadence:

RTL Compiler -〉soc encounter -〉Fire & Ice QX -〉CeltIC-〉VoltageStorm -〉CeltIC NDC -〉Assura


Synopsys工具集成度没Cadence好,一个SOC Encounter GPS包括RTL Compiler -〉soc encounter -〉Fire & Ice QX -〉CeltIC-〉VoltageStorm -〉CeltIC NDC 众多的工具界面!用起来简直是傻瓜式的!而Synopsys的Astro就..... 埃!!不过Sysnopsys即将推出的 IC Compiler将是一个集成度很高的工具!

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 7 楼      soc encounter!
发布时间: 2005-5-11 下午2:17

作者: 小李飞雪
等级: 初入江湖
积分: 113 分

发送消息

查看用户的所有发言

如果要综合的话!就用DC好了!其实用SOC encounter就完全搞定!它包含了SI(CeltIC),power(VoltageStorm),和timing(CTE)的所有工具!最后再用业界标准PT ,PT SI验证!通过就ok了! 邮件:lik@szicc.com.cn

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 8 楼      呵呵!
发布时间: 2005-6-6 下午2:54

作者: chenGordon
等级: 初入江湖
积分: 102 分

发送消息

查看用户的所有发言

SOC Encounter 虽然什么都集成在里面,但是每个工具都需要license的,SOC Encounter只是一个界面。

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 9 楼      soc encounter 与astro比较起来简直是差太远了!
发布时间: 2005-6-6 下午5:24

作者: bad_feelings
等级: 遁门入道
积分: 213 分

发送消息

查看用户的所有发言

从价格上就可以看出来!我专门用两个工具对比过,用astro做,在布局阶段根本不需要太大的努力,而且cell利用率可以很高。而soc encounter 一般利用率70%已经到头了
!astro可以达到90%,而且DC和astro兼容性也好,同是一家公司的产品,而用Cadence腷builtgates做综合的人太少了,可见其效果!

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
 
第 10 楼      回复主题:Cadence 及Avant tool 的比较。
发布时间: 2006-7-6 下午7:22

作者: ty
等级: 初入江湖
积分: 102 分

发送消息

查看用户的所有发言

说明一点,Avant!早已经被Synopsys收购。
关于是否Cadence的工具在深亚微米设计(90nm,65nm,45nm)在国外的使用比Synopsys多的情况是不符合实际情况的。Cadence的SOC encounter也是收购别人的工具组合而成,从大多数人的使用效果来看,并没有觉得要比Synopsys的PC+Astro的效果好。萝卜白菜各有所好,Synopsys的EDA工具仍然在数字化设计流程中排名老大,会使用Astro的人员炙手可热,大家可以到各设计公司的招聘网站看看。现在Synopsys的下一代P&R的工具已经正式发布并有多颗Tapeout,这将是Synopsys战胜Cadence的最厉害的法宝,大家拭目以待吧。

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
--- 现有 10 个回复,共 1 页,目前第 1 页 ---


积分排行榜
 

我是工程师


电子工程专辑论坛有奖活动开幕,展示你的智慧,赢得心怡大奖。

查看详情  排行榜


话题PK台

工程师是吃年轻饭的吗?

干一行爱一行还是爱一行干一行?

外企是不是比国企更适合职业发展?


经理人网站精选

热点话题

全新推出管理资源库,汇聚丰富管理知识

成功的人就是会“勉强”别人的人 

案例:被老板出卖的尴尬事

每周一问

鱼与熊掌不可兼得,什么是布里丹选择? 

博客文章

王石和万科错在哪里

(来源:世界经理人)


~
返回论坛首页

eMedia Asia EE Times - Asia | EE Times - India | | | 手机设计 | 媒体播放器 | 家庭娱乐系统 | 工业控制 | 汽车电子设计 | 电源系统
模拟混合信号 | 国际电子商情 | 电子系统设计
环球资源 环球资源企业网 | 环球资源内贸网 | 世界经理人 | 尚品人生 | Electronic Components | Computer Products | China Sourcing Fairs
TechInsights EE Times | ESM Online
 
 
RSS 新闻聚合器 | 意见反馈 | 网站导航 | 帮助 | 关于我们 | 隐私政策 | 联系我们 | 使用条款 | 安全承诺
Copyright © 2008 eMedia Asia Ltd. 本网站所有内容均受版权保护。
未经版权所有人明确的书面许可,不得以任何方式或媒体翻印或转载本网站的部分或全部内容。