让LDO的讨论更深入些吧

在这个论坛上见到了一些关于LDO的贴子，但似乎谈得比较浅，希望我的提问能将这个探讨更深入的进行下去。关于LDO的贴子：
RE:DC TO DC 和 LDO的区别是什么？发布时间： 2005-12-23 下午5:32
“而P 沟道场效应管的压差大致等于输出电流与其导通电阻的乘积，极小的导通电阻使其压差非常低。当系统中输入电压和输出电压接近时， LDO 是最好的选择，可达到很高的效率。”
——Henry

我今天的问题主要是关于dropout电压的：如何设计PMOS管子的宽长比，使Vdropout满足要求？
从公式看，Vdropout=Iout*Ron, Ron为线性区的导通电阻，Ron=1/[uCox(Vgs-Vt)],我看到有的文章就是依据此公式算出Vdropout，不过对此我非常不解：对于一定的负载，Ron值应为常数，因此Vgs也应为常数，那又该如何判断Vgs的值呢？
如果能有模型或是公式表征dropout电压与PMOS管的宽长比间的定量关系，这将使我们的设计大大提速。
希望各位高工能加入这个讨论，毕竟还是有人对这个问题很感兴趣，只是无人指点。

引用回复鲜花 ( 0) 臭鸡蛋 ( 0)

第 1 楼 回复主题：让LDO的讨论更深入些吧 发布时间： 2006-6-6 下午3:57

作者： wn

等级： 初入江湖

积分： 126 分

发帖数： 12 次

网站总积分： 126 分

呵呵，楼主说的没错，LDO是通过内部控制电路改变Vgs来调节Rds的。当输入电压下降后，Vds减小，Vgs增大，使Rds仍然适应输出的需求。在dropout时Vgs已经达到系统能够提供的最大值，此时输入电压再降低，Vgs不能再增大了，Rds不能再满足需求了，就会导致输出电压下跌。一般（低压LDO中）最大Vgs是dropout时的电源电压，也就是PMOS管的栅电压被拉到地的情况。
我对LDO的频响问题蛮有兴趣的，不知哪位高人能够启发一下。LDO的PSRR是如何设计的，PSRR的带宽如何提高，PSRR的抑制能力如何加强，还有就是相位余量咋搞。希望高人启发。
EMAIL：pumpkin0742@hotmail.com

引用回复

第 2 楼 回复主题：让LDO的讨论更深入些吧 发布时间： 2006-6-8 下午5:34

作者： newlife2005

等级： 初入江湖

积分： 106 分

发帖数： 4 次

网站总积分： 106 分

我不同意楼上的观点，dropout电压指的是输出电压下降到一定程度时输入和输出的压差，具体定义各厂家不同，一般取98%或者96%，这时Pmos管并没有进入深线性区，而且Vg也不会拉到地，那样的话放大器就不工作了，属于异常情况，不需要考虑的。
由于Pmos管并没有进入深线性区，所以我上次提的公式应该不能定量分析dropout，目前我还没找到能更有效的估算dropout的方法，希望能有更多的人参与讨论，疑义相与析。

引用回复

第 3 楼 回复主题：让LDO的讨论更深入些吧 发布时间： 2006-6-9 上午8:10

作者： wn

等级： 初入江湖

积分： 126 分

发帖数： 12 次

网站总积分： 126 分

楼上所说似乎不太正确。在dropout时功率PMOS的Vds大约只有几百mV，尤其是低dropout的产品中更是低至100mV左右，此时由于内部运放的作用，PMOS的Vgs一般会达到几伏，已经是在线性区拉。在PMOS的W/L一定的条件下，尽可能的拉低栅电位，可以有效的提高LDO的最大带载能力，减小dropout。

引用回复

第 4 楼 谢谢wn参与讨论 发布时间： 2006-6-28 下午2:46

作者： newlife2005

等级： 初入江湖

积分： 106 分

发帖数： 4 次

网站总积分： 106 分

谢谢wn参与讨论，LDO确实工作在线性区，我之所以把它误认为是在饱和区是由于限流电路没有偏置好，将其拉到了饱和区，做电路真是不能有半点马虎啊。
在对限流电路偏置的过程中发现它真不是想象的那么简单，限流电路大致原理是如果输出电流达到一定值时，通过一个负反馈，将功率管的栅压抬高从而减小输出电流，（三极管电路则是抽取功率管的一部分基极电流来减小输出电流的）。
看似简单单项达到好的效果真不容易，难点是很难使输出电流的镜像准确，由于管子工作在线性区，所以要想镜像准确就需要令漏极电位相等，我试过很多办法都无法做到这一点，甚至想到用运放，希望有高工再指点指点。

引用回复

第 5 楼 回复主题：谢谢wn参与讨论 发布时间： 2006-12-18 下午11:36

作者： jason

等级： 初入江湖

积分： 102 分

发帖数： 1 次

网站总积分： 102 分