楼主      问题： cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-24 下午2:04
作者： 胡宝庆 等级： 初入江湖 积分： 134 分 发送消息 查看用户的所有发言		我们知道现在很多通信高速信号(XAUI, 10G Serdes, 2.5G Au-4, etc.)都采用CML信号电平(差分输入电压为800mv, 可AC, DC耦合), 而同样可以传输高速信号的LVDS信号( 差分输入电压350mv )电平却往往用来传输2.5Gbps以下速率的信号,且大多数情况采用DC耦合, 请问在传输速率方面为什么会有如此之大的区别? ( CML -> 10Gbps, LVDS -> 2.5Gbps以下),甚至LVPECL也可以达到10G速率,但这种电平功耗较大.  另外,从功耗上来讲,lvds 100ohm匹配电阻的功耗不会超过3.5mw, cml和lvpecl的功耗则较大, 也就是说对更高速的信号采用了较高功耗的电路设计,难道是因为后两者的开关速率较快吗?

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 1 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-25 上午9:12
作者： 胡宝庆 等级： 初入江湖 积分： 134 分 发送消息 查看用户的所有发言		没有人回答吗?自己先顶一下

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 2 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-25 上午9:12
作者： 胡宝庆 等级： 初入江湖 积分： 134 分 发送消息 查看用户的所有发言		没有人回答吗?自己先顶一下

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 3 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-26 下午8:59
作者： Femtera 等级： 青铜大侠 积分： 2068 分 发送消息 查看用户的所有发言		CML内置了50欧姆阻抗匹配电路,避免了外接阻抗匹配电路.所以可以用到很高的速度.

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 4 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-29 下午12:10
作者： HuWh 等级： 白银掌门 积分： 8766 分 发送消息 查看用户的所有发言		恐怕不仅仅是这么一点原因，按例，内部还有频率性能的区别

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 5 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-30 下午1:26
作者： 胡宝庆 等级： 初入江湖 积分： 134 分 发送消息 查看用户的所有发言		是的,肯定和频率特性有关系.不过,个人认为除此之外,还应该有功耗的优势,一般速率越高的信号会吃更大的电流,而cml和lvpecl所带负载能力都比较强,后者输出电阻典型值4~5ohm,电流14mA.

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 6 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-30 下午8:20
作者： hittom 等级： 武林新秀 积分： 708 分 发送消息 查看用户的所有发言		入行不深，关注中。

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 7 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-31 下午5:12
作者： jack.li 等级： 初入江湖 积分： 102 分 发送消息 查看用户的所有发言		最近也在关注，查找了一些资料，但还不是太清楚。

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 8 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2007-7-31 下午10:34
作者： ppxp 等级： 青铜大侠 积分： 2117 分 发送消息 查看用户的所有发言		LVDS由于swing比较小，在更高频率由于反射更加严重，SI问题更加突出，需要噪声容限更大，所以采用swing更大的电平传输。HDMI 1.3B也是考虑到这一点，通过修改电平，允许在driver端出现过冲来扩大噪声容限，提高了时钟频率，从而提高带宽。

鲜花 ( 1 ) 臭鸡蛋 ( 0 )     回复    引用

第 9 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2008-5-13 下午5:20
作者： 蔡晓光 等级： 初入江湖 积分： 104 分 发送消息 查看用户的所有发言		CML驱动使用50ohm端接且内部有16mA的恒定偏置电流。恒定的电流使得CML对比LVDS具有更少的开关噪声输出；电流偏置使晶体管工作在Active Region（LVDS多工作在饱和区），所以CML有更快的开关速度。因此，CML多用于1Gbps以上的数据传输，而LVDS速度较慢。

鲜花 ( 1 ) 臭鸡蛋 ( 0 )     回复    引用

第 10 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2008-5-13 下午5:25
作者： 蔡晓光 等级： 初入江湖 积分： 104 分 发送消息 查看用户的所有发言		对于CML输入结构，50ohm的输入阻抗使得端接更为容易，减少外部端接电路。

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

第 11 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2008-5-29 下午9:34
作者： Johanne 等级： 初入江湖 积分： 106 分 发送消息 查看用户的所有发言		8楼和9楼合起来就非常完整了。 1、CML和(P)ECL他们的Driver不是工作在开关状态（饱和、截至），而是工作在临界状态，因此他们右low到high的切换过程是很迅速的，同时也正是因为其工作在临界状态，它的静态损耗比LVDS要大，说白了也就是发热大。 2、swing大小的问题，其实这个主要是针对接受器来说，当receiver的容限变大的时候，其允许的传输速度也将会更大。一个很好的例子就是SATA 1.0和PCIE 1.0，其PHY的Driver部分是相类似的，不过PCIE定义的接受电平为85mV（但愿我没记错）而SATA的接收电平为250mV，这样在传输时,PCIE允许的传输速度就大于SATA。

鲜花 ( 1 ) 臭鸡蛋 ( 0 )     回复    引用

第 12 楼      回复主题：cml和lvpecl电平为什么适合传输高速(>2.5Gbps)信号 发布时间： 2008-6-12 下午2:01
作者： wtdsmileinwin 等级： 遁门入道 积分： 372 分 发送消息 查看用户的所有发言		很好！

鲜花 ( 0 ) 臭鸡蛋 ( 0 )     回复    引用

	--- 现有 12 个回复，共 1 页，目前第 1 页 ---