本次活动主题：Cadence SiP & PCB协同设计解决方案
全球电子设计创新领先企业Cadence设计系统公司发布了Cadence Allegro系统互连设计平台(SPB16.0)，向IC、封装和板级设计领域的设计团队提供新技术和增强以提升易用性、生产率和协作能力，从而为PCB设计工程师树立了全新典范。最新发布的Cadence Allegro平台，推出了层次布线规划，和全局布线等新技术，大大提升了基于规则驱动的先进设计能力。该平台还通过新的使用模式和增强的易用性提供了更好的可用性。所有版本的Allegro PCB设计平台均包含新的PCB编辑技术，通过降低新方案学习曲线和优化工具交互，可以提升设计师的效率和生产力。
 13：00 – 13：30               签到，领取资料及礼品
13：30 – 14：15               Cadence SiP解决方案及其优势
                                                     --Cybernet中国区VP Bill Wang
                                              1.   SiP技术应用前景
                                              2.    SiP，SoC，SoB的技术对比
                                              3.    Cadence SiP协同设计解决方案
                                              4.   SiP成功故事简介
14：30 – 16：30               Cadence Allegro系统互连设计平台
              --Cadence公司资深技术支持工程师 方家恩
1.   Cadence Allegro Front-to-Back设计系统
2.   Constraint-Driven 设计流程
3.   Cadence Allegro信号完整性分析
 主办单位：                                                                                                   
Cybernet CAE Systems (Shanghai) Co., Ltd
Cadence Design Systems, Inc.
苏州中科集成电路设计中心
培训时间：                                                                                                  
2008年4月15日 （星期二）13：30—16：30
培训地点：                                                                                                    
苏州中科集成电路设计中心（苏州市工业园区机场路328号国际科技园二期E401）
交通方式：                                                                                                    
火车站乘坐26路、高新区乘坐307路至星海街南站；湖东乘坐27路、168路、141路至国际科技园站。
报名时间：                                                                                                    
即日起至2008年4月11日止