Global Sources
电子工程专辑网站
首页 | 登录 | 现在注册  

可编程逻辑器件应用专区
可编程逻辑器件已经广泛应用于各种电子设备中,其应用、设计已经成为工程师必备的设计技能之一,电子工程专辑“可编程逻辑器件应用”专区是工程师朋友探讨、交流、学习可编程逻辑器件应用的知识乐园,欢迎广大工程师朋友踊跃交流!!
 


发表新主题 发表新主题 
收藏该主题... 收藏   打印这个帖子... 打印   关注该主题... 关注   推荐这个帖子... 推荐
楼主      问题: 基于arm动态称重系统中的应用
发布时间: 2008-5-5 下午4:56

作者: 温暖阳光
等级: 初入江湖
积分: 200 分

发送消息

查看用户的所有发言

随着经济的不断发展和各地物流业的不断扩大。有些人为了追求更高的局部利益,往往会擅自改装运输工具,增大车载量,从而导致超载现象屡见不鲜。根据“四次方原则”,车辆超载给我国的公路,桥梁等交通基础设施带来了极大的破坏力。
  动态称重系统能够在车辆行驶过程中得知其重量,该系统由于不会给交通带来堵塞而受到各交通部门的青睐。由于动态称重过程中得到的信号是短历程、非平稳信号,信号中混杂了很多于拢信号。因此,为了净化信号,本设计引入了小波分析去噪和神经网络等新型算法,但这些算法计算量大的缺点严重影响到系统的运行效率,即系统只有等整个算法运行完后,才能开始新一轮的数据采集。为此,目前一些动态称重系统使用多CPU来解决这个问题,但这又增加了系统灵活性和复杂性,而且成本也会提高。
  为了解决上述问题.本文设计了一个基于CPLD的数据采集通道,以配合动态称重系统完成对动态称重信号的数据采集。
  1 系统结构
  本动态称重系统的结构框图如图1所示。图中,称重传感器将压力变换成电信号,并经放大滤波电路后送入ADC进行模数转换,然后将数字信号写入到CPLD中的一存储体中。该存储体存满后,CPLD将向处理器申请DMA传输,同时将新AD值写入到另一存储体中。本动态称重系统采用S3C44B0X处理器,并将处理器内部ZDMA设置为全服务模式(whole service mode)。当DMA结束时,系统将输出清零信号以将当前读的CPLD存储体清空。
    2 系统设计
  2.1 放大电路的设计
  选用CS-l型称重传感器主要是因为该传感器线性度好,重复性好,具有自动复位和抗偏抗伸能力,而且安装使用方便,互换性好。
  本系统采用铰链式称重平台。为了使平台更稳定设计时采用两个传感器来支撑载荷,两传感器输出的信号分别经仪表放大器放大和滤波,然后再叠加并经滤波电路送给ADC电路。
  由于ADC芯片MAX120为差分输入,故可将其中一路信号反相后,再送入ADC电路,这样便可实现两路信号的叠加。
  2.2 ADC电路的设计
  MAX120是集采样保持电路和精密电源电路于一体的12位ADC,它的转换时间是1.6μs,采样率是500 ksps,内外采样模式可选。
  本系统的采样速率为100 kbps,MAX120工作在模式5,即连续转换模式,图2是其连续转换的ADC电路。在该模式下,MAX120每14个时钟完成一次转换,所以要求输入时钟为1.4 MHz,该时钟可由处理器输出的时钟经CPLD分频得到。
   本电路使用内部精密参考电源。传感器的信号经滤波放大后送到MAX120,再经内部采样保持电路后便开始转换,然后经14个时钟周期后完成一次转换,此时INT/BUSY变为低电平,并由D0~D12送出转换后的数字信号,并一直保持到下一次转换结束。图3是MAX120在模式5下的时序。该电路用INT/BUSY作为串行时钟,并利用其下降沿将转换后的数据打入CPLD中的存储体。
   2.3 CPLD模块设计
  EDA技术的快速发展使FPGA/CPLD的片上资源越来越丰富,尤其是其高速性能和片上RAM,使其特别适用于数据采集的设计。本设计选用Altera公司的FLEX10K30E器件.该器件含有8个EAB(嵌入式阵列),每个EAB能够提供4K位存储位,每个EAB都有双口RAM实现能力:芯片可提供30000逻辑门;门级延时仅6.5 ns。本系统中的CPLD设计主要包含地址发生器、双端口RAM、控制逻辑等,其功能框图如图4所示。
  系统上电后,ADC一直处于连续转换模式。为了对轴重的全程信号(车轮上称重板到离开称重板的检测信号)进行记录,CPLD模块内部设计有一比较器。可当重量达到一定值时(认为有效轴重),打开与门以开始将AD值存储存储体中;而当AD值低于有效轴重时,认为是车轮离开称重板,此时将关闭与门并产生DMA请求,以请求将数据取走。
  为了进一步提高数据存取的效率,设计中采用了换体存储技术,即将2 K字的存储器分为两个存储体I和II,I的地址为0x000~0x3FF,II的地址为0x400~0x7FF,它们均设计为双口RAM。分为两个存储体的好处是在向I写数据时.处理器可以同时从II读取数据,反之亦然,这样便可提高数据的访问效率,同时可简化双口RAM的设计难度(如单元的读写不再会产生冲突)。
  系统中的地址发生器是10位的加法计数器,它以MAX120的转换信号INT/BUSY作为计数脉冲,其计数值可作为存储体的地址,并在AD转换完后由计数器产生一新单元地址,同时将AD值锁存到数据缓冲中,并将数据存储到该存储单元中。当地址发生器地址越界时(存储体I或II满),系统便向处理器发出DMA请求。b2bic有不一样的电子信息。http://www.b2bic.com

鲜花 (
0
)
臭鸡蛋 (
0
)
   回复该主题... 回复   引用这个帖子... 引用 
--- 现有 0 个回复,共 1 页,目前第 1 页 ---


积分排行榜
 

我是工程师


电子工程专辑论坛有奖活动开幕,展示你的智慧,赢得心怡大奖。

查看详情  排行榜


话题PK台

工程师是吃年轻饭的吗?

干一行爱一行还是爱一行干一行?

外企是不是比国企更适合职业发展?


经理人网站精选

热点话题

全新推出管理资源库,汇聚丰富管理知识

成功的人就是会“勉强”别人的人 

案例:被老板出卖的尴尬事

每周一问

鱼与熊掌不可兼得,什么是布里丹选择? 

博客文章

王石和万科错在哪里

(来源:世界经理人)


~
返回论坛首页

eMedia Asia EE Times - Asia | EE Times - India | | | 手机设计 | 媒体播放器 | 家庭娱乐系统 | 工业控制 | 汽车电子设计 | 电源系统
模拟混合信号 | 国际电子商情 | 电子系统设计
环球资源 环球资源企业网 | 环球资源内贸网 | 世界经理人 | 尚品人生 | Electronic Components | Computer Products | China Sourcing Fairs
TechInsights EE Times | ESM Online
 
 
RSS 新闻聚合器 | 意见反馈 | 网站导航 | 帮助 | 关于我们 | 隐私政策 | 联系我们 | 使用条款 | 安全承诺
Copyright © 2008 eMedia Asia Ltd. 本网站所有内容均受版权保护。
未经版权所有人明确的书面许可,不得以任何方式或媒体翻印或转载本网站的部分或全部内容。