高速PCB设计中的难点与解决之道 首页 / 论坛 / 专题讨论
 
本期论题： 高速PCB设计中的难点与解决之道
主持人引言：  
查看全部
发表新主题   上一主题    下一主题  收藏 打印 关注  推荐  推荐到我的小组 
楼主 问题： 关于“而当系统时钟达到120MHz时...”的几个问题： 发布时间： 2004-5-1 下午9:52

作者： zigzag　

等级： 初入江湖

积分： 148 分

发帖数： 18 次

网站总积分： 148 分

发送消息

加为好友

查看用户的所有发言

李先生，您好！
当FPGA与外部RAM挂接时，通常工作在较高的时钟下（133，166及更高）。请问：
1】在PCB布线时，除了数据 地址线的长度需要控制外，还有哪些方面需要注意？
2】有什么样的PCB工具适合做这样的设计？
3】有什么样的方法能够提高自动布线效率，当总线过多时，手工一条一条的画显得效率不高，而且精度不够。

谢谢！
引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
第 1 楼 而当系统时钟达到120MHz时.. 发布时间： 2004-5-9 下午6:21

作者： bli

等级： 初入江湖

积分： 102 分

发帖数： 1 次

网站总积分： 102 分

发送消息

加为好友

查看用户的所有发言

1，数字系统中，时序是需要关注的第一要素。所以数据、地址信号长度一定要注意布线的匹配长度。然而，时序是信号完整性综合反映的结果，除了长度，拓扑、反射、串扰同样会影响时序结果。这些问题同样需要关注。
2，当前PCB设计技术的发展趋势就是解决高密度，高速互连问题。这样的工具很多，EN，WG以及PSD等都很适合。
3，自动布线的效果，取决于布线规则和布线策略。现在的PCB工具提供越来越丰富的规则，除了间距，线宽，还有区域规则，高速规则，条件规则等等。布线策略则更多依赖工程师的经验，不断尝试各种策略，以求更好的结果。自动布线完全取代手工布线是不现实的。然而自动布线在局部布线，如扇出，差分布线，或者时延调整布线时，它的能力就非人力可及的。
引用 回复
鲜花 ( 0) 臭鸡蛋 ( 0)
第 2 楼 谢谢 bli！ 发布时间： 2004-5-10 下午8:35

作者： zigzag　

等级： 初入江湖

积分： 148 分

发帖数： 18 次

网站总积分： 148 分

发送消息

加为好友

查看用户的所有发言

1〉反射的问题需要注意阻抗匹配，串扰的问题，就不知道该如何解决了：总线之间平行走线，有的线上是高电平，有的是低电平，如果PCB板上的布线密度太大，导致线间距太小，在频率比较高的时候，是不是很容易引起串扰呢？
2〉我还是井底之蛙，好多工具没听说过啊...
3〉看来区域自动布线加手工调整是必经之路啊，如总线，一般还是通过附加设计规则，让电脑自动完成吧，这部分我觉得用手工一条一条画好象效率很低...

比较复杂的PCB板在设计完成之后，加工之前，一般是不是都会找工具来进行验证及仿真呢？
有哪些工具可以完成这样的功能呢？

谢谢！
引用 回复
鲜花 ( 0) 臭鸡蛋 ( 0)



快速回复
用户名：
游客null (您目前以游客身份发表,请登陆 | 注册)
标题： *
评论： *
验证码：  * 
维护专业、整洁的论坛环境需要您的参与，请及时举报违规帖子，如果举报属实，我们将给予相应的积分奖励。
谢谢您的热心参与！
返回高速PCB设计中的难点与解决之道 | 返回论坛首页
本论坛仅陈述专家或个人观点，并不代表电子工程专辑网站立场。
积分排行榜

赶快查看电子工程专辑论坛的积分排行榜！

返回论坛页首